AIDCに戻る

  • a2024/11/29【Webフォーラム開催】AIチップ設計拠点フォーラム（第６５回）

    1. 日時：11月29日(金) 13:30 - 16:00
    2. 開催方法：Webフォーラム (11月26日までの参加申し込みが必要となります)

    AIチップ設計拠点では、AIチップやLSI設計に関わる研究者、技術者の交流を深め、技術情報を共有する場としてフォーラムを月1回のペースで開催しております。 本フォーラムは、発表者から公開情報をベースに話題提供していただき、それを題材に参加者が自由にオープンな議論をする場と考えております。

    このたび、11月29日（金）に、第65回のフォーラムを下記のとおり開催いたします。（※ 開催案内のPDFはこちら）

    参加ご希望の方は、11月26日（火）までにこちらからお申し込みください。

    登録がうまくいかない場合は、AIチップ設計拠点事務局までメールにてご連絡ください。

    AIチップ設計拠点事務局

    aidc-sec-ml(at)aist.go.jp ※(at)は@に置き換えて下さい

    ～～～～～～～～～～～～～～～～～～～～～～～～～～～～

    １．日時:  11月29日（金）13:35－16:00

    ２．開催方法:  Webフォーラム（参加登録者には、11月27～29日午前中にWebフォーラム参加のためのリンクアドレスを通知いたします）

    ３．アジェンダ

    13:30-13:35　 AIチップ設計拠点フォーラムについて （産総研／内山邦男）

    13:35-14:35　 デザインガイア2024における研究動向

    　 全体概要（産総研／更田裕司氏）

    　 個別発表：連想メモリを用いたエネルギー高効率なCNNアクセラレータの開発（産総研／更田裕司氏）

    　 個別発表：生成AIを用いたAIチップ自動設計技術の開発（日立製作所／芹澤靖隆氏）

    14:35-15:10　 EPEPS 2024における研究動向：低コストパッケージ基板を実現するUCIeの単層配線デザイン （産総研／下村颯志氏）

    15:10-15:15　 休憩

    15:15-16:00　 Hot Interconnects 2024における技術動向 （富士通株式会社／安島雄一郎氏）

    （※ 開催案内のPDFはこちら）

評価プラットフォーム RTLガイドライン
1 ChipSimulation
EDAツール 高位・論理・物理計算
アナログ・レイアウト設計
エミュレータ 大規模論理検証
VIPライブラリ
産総研 国立研究開発法人
産業技術総合研究所
エレクトロニクス・製造領域
東京大学d.lab 東京大学 大学院工学系研究科附属
システムデザイン研究センター
基盤設計研究部門
ブースとサテライト 東京地区・福岡地区
FPGAにPC接続しシステムソフト実行
設計端末with高速構内回線
ご来訪 文京区本郷7-3-1 工３号館107
東京大学COVID-19訪問規則
自動車での入稿方法

AIチップ設計拠点とは

拠点へのお問合せ

　国立研究開発法人 産業技術総合研究所【理事長 石村 和彦】（以下「産総研」という）エレクトロニクス・製造領域【領域長 安田 哲二】と国立大学法人 東京大学（以下「東京大学」という）【総長 藤井 輝夫】大学院工学系研究科附属システム デザイン研究センター基盤設計研究部門は協力してわが国の革新的なAIチップ開発を加速するための「AIチップ設計拠点 AI Chip Design Center (AIDC)」を、東京大学 本郷地区キャンパスに構築しました。

　本拠点の半導体設計環境は、NEDO委託事業(*1)により整備され2019年10月7日から試験運用を開始し、2023年04月01日より産総研共用施設(*2)として本格稼働し、国内半導体の自社研究開発向けに半導体設計設備を提供しています。

　拠点利用者は、利用登録を行うことにより、外部からのリモート接続や、設計ブース(本拠点内)の利用によって、半導体設計環境を利用することができます。 また、本委託事業で開発したAIチップ開発のための共通基盤技術やAIチップ設計技術者育成のための教育カリキュラムの提供も行っています。

*1 「AIチップ開発加速のためのイノベーション推進事業／【研究開発項目②】AIチップ開発を加速する共通基盤技術の開発」

*2　産総研共用施設

ページ移動