AIDCに戻る
  • a2023/10/27【Webフォーラム開催】AIチップ設計拠点フォーラム(第52回)

    1. 日時:10月27日(金) 13:30 - 16:40
    2. 開催方法:Webフォーラム (10月24日までの参加申し込みが必要となります)

    AIチップ設計拠点では、AIチップやLSI設計に関わる研究者、技術者の交流を深め、技術情報を共有する場としてフォーラムを月1回のペースで開催しております。 本フォーラムは、発表者から公開情報をベースに話題提供していただき、それを題材に参加者が自由にオープンな議論をする場と考えております。

    このたび、10月27日(金)に、第52回のフォーラムを下記のとおり開催いたします。(※ 開催案内のPDFはこちら

    参加ご希望の方は、10月24日(火)までにこちらからお申し込みください。

    登録がうまくいかない場合は、AIチップ設計拠点事務局までメールにてご連絡ください。

    AIチップ設計拠点事務局

    aidc-sec-ml(at)aist.go.jp ※(at)は@に置き換えて下さい

    ~~~~~~~~~~~~~~~~~~~~~~~~~~~~

     

    1.日時:  10月27日(金)13:30-16:40

    2.開催方法:  Webフォーラム(参加登録者には、10月25~27日午前中にWebフォーラム参加のためのリンクアドレスを通知いたします)

    3.アジェンダ

    13:30-13:35  AIチップ設計拠点フォーラムについて(産総研/内山邦男)

    13:35-14:35  Tenstorrent RISC-V CPU and AI Accelerator for Future Computing Environment(Tenstorrent Inc/石井康雄氏)

    14:35-15:35  仮想環境とエミュレータ/FPGAプロトタイプを活用しアーキテクチャの最適化及びSWの早期開発を実現するシフトレフト(日本シノプシス/松本光寛氏、安田健太郎氏)

    15:35-15:40  休憩

    15:40-16:40   DAC2023におけるAIチップ研究動向(熊本大学/瀬戸謙修先生)

    (※ 開催案内のPDFはこちら

  • a2023/10/03202310エミュレータ初心者講習会

    1.日時:10月3日(火)10:00-17:30
    2.開催方法:現地講習会形式 (東大 武田先端知ビル1F)


     

    論理エミュレータ(ケイデンス社 Palladium Z1)の利用法に関する講習会を開催いたします。
    「論理エミュレータの高速性を得るためにはどのようにSystemVerilogテストベンチを構成するか」を学びます。
    対象者は、「拠点の利用をご検討中の方」から「既に拠点でご利用を頂いている方」までとなります。
    参加ご希望の方は、9月22日(金) 12:00までにこちらからお申し込みください。
    皆様のお申込みをお待ちいたしております。
    登録がうまくいかない場合は、AIチップ設計拠点事務局までメールにてご連絡ください。

    AIチップ設計拠点事務局
    aidc-sec-ml(at)aist.go.jp
    ※(at)は@に置き換えて下さい

    ~~~~~

    1.日時

    2023年10月3日(火)10:00 - 17:30
    [申し込み締め切り:2023年9月22日(金)12:00]

    ※ セミナー準備に時間がかかりますので、早めに申し込みいただければ幸いです。

    2.対象者

    ・AIチップ設計拠点のご利用をご検討中の方
    ・既にAIチップ設計拠点でエミュレータをご利用の方
    ※ 20名程度を予定していますが、申込者多数の場合には、予備日を調整いたします。
    ※ 同一の法人からの受講者人数を調整頂く場合がございます。
    ※ 応募に際しましてお申込内容を審査の上、ご利用に関する誓約書をご提出いただきます。
    ※ ご申告頂きました内容によりましては受講できない場合がございますので、予めご了承ください。

    3.開催方法

    現地講習会形式
    東京大学 武田先端知ビル 1F 演習室 (東京メトロ千代田線根津駅下車 徒歩5分)

    4.講師

    日本ケイデンス・デザイン・システムズ社

    5.内容

    論理エミュレータによる高速な論理検証のためのSystemVerilogテストベンチ記述法
    10:00-10:05 : 初めに
    10:05-10:45 : 概要と環境
    10:45-11:15 : データ準備
    11:15-12:00 : コンパイル
    12:00-13:00 : 昼食休憩
    13:00-15:00 : コンパイル続き
    15:00-15:15 : 休憩
    15:15-16:00 : エミュレーション実行とデバッグ
    16:00-17:30 : 演習とQ&A

    6.申し込み方法

    こちらから必要事項を入力の上、お申し込みください。
    ・お申込み受付後、審査の上誓約書のフォームをお送りいたしますので、講習会前指定期日までに所属法人代表者にご署名を頂きご返送ください。ただし、資本金3億円以上もしくは従業員数300人以上の法人にご所属の場合は、部長級以上の方のご署名をもって代表者のご署名に代えていただけます。

    ~~~~~

    不明な点等がありましたら、AIチップ設計拠点事務局までメールにてご連絡ください。
    AIチップ設計拠点事務局
    aidc-sec-ml(at)aist.go.jp
    ※(at)は@に置き換えて下さい

AIチップ設計拠点とは

拠点へのお問合せ

 国立研究開発法人 産業技術総合研究所【理事長 石村 和彦】(以下「産総研」という)エレクトロニクス・製造領域【領域長 安田 哲二】と国立大学法人 東京大学(以下「東京大学」という)【総長 藤井 輝夫】大学院工学系研究科附属システム デザイン研究センター基盤設計研究部門は協力してわが国の革新的なAIチップ開発を加速するための「AIチップ設計拠点 AI Chip Design Center (AIDC)」を、東京大学 本郷地区キャンパスに構築しました。

 本拠点の半導体設計環境は、NEDO委託事業(*1)により整備され2019年10月7日から試験運用を開始し、2023年04月01日より産総研TIAの共用施設(*2)として本格稼働し、国内半導体の自社研究開発向けに半導体設計設備を提供しています。

 拠点利用者は、利用登録を行うことにより、外部からのリモート接続や、設計ブース(本拠点内)の利用によって、半導体設計環境を利用することができます。 また、本委託事業で開発したAIチップ開発のための共通基盤技術やAIチップ設計技術者育成のための教育カリキュラムの提供も行っています。

*1 「AIチップ開発加速のためのイノベーション推進事業/【研究開発項目②】AIチップ開発を加速する共通基盤技術の開発」

*2 産総研TIA共用施設