AIDCに戻る

  • a2023/03/31【Webフォーラム開催】AIチップ設計拠点フォーラム（第４５回）

    1. 日時：3月31日(金) 13:30 - 16:40
    2. 開催方法：Webフォーラム (3月28日までの参加申し込みが必要となります)

    AIチップ設計拠点では、AIチップやLSI設計に関わる研究者、技術者の交流を深め、技術情報を共有する場としてフォーラムを月1回のペースで開催しております。 本フォーラムは、発表者から公開情報をベースに話題提供していただき、それを題材に参加者が自由にオープンな議論をする場と考えております。

    このたび、3月31日（金）に、第45回のフォーラムを下記のとおり開催いたします。（※ 開催案内のPDFはこちら）

    参加ご希望の方は、3月28日（火）までにこちらからお申し込みください。

    登録がうまくいかない場合は、AIチップ設計拠点事務局までメールにてご連絡ください。

    AIチップ設計拠点事務局

    aidc-sec-ml(at)aist.go.jp ※(at)は@に置き換えて下さい

    ～～～～～～～～～～～～～～～～～～～～～～～～～～～～

     

    １．日時:  3月31日（金）13:30－16:40

    ２．開催方法:  Webフォーラム（参加登録者には、3月29～31日午前中にWebフォーラム参加のためのリンクアドレスを通知いたします）

    ３．アジェンダ

    13:30-13:35　　AIチップ設計拠点フォーラムについて（産総研・内山邦男）

    13:35-14:35　　脱炭素とデジタル化を支える半導体ソリューション（インフィニオン テクノロジーズ ジャパン／川崎郁也氏[代表取締役社長]）

    14:35-15:35　　The introduction to ONNC - Anchors while both hardware and software are changing in AI semiconductors.（Skymizer Taiwan,Inc.／Luba Tang氏[CEO])

    15:35-15:40　　休憩

    15:40-16:40　   ISSCC2023 における AIチップ研究動向（産総研／更田裕司氏）

    （※ 開催案内のPDFはこちら）

  • a2023/03/15【重要】4月以降のAIDCの利用について

     

     
    すでに本拠点のお知らせ(2023/2/3)などでお知らせしておりますが、2023年4月から運用の形態が変わります。
    主な利用方法等を下記に示します。
    ・AIチップ設計拠点は産総研の共用施設になります。これまでと同様に東京大学d.labと共同して運用します。 【各共用施設(AIDC含む)】
    ・産総研の定める約款による運用になります。 【利用約款】
    ・4月から約款で定める利用料を頂いて運用いたします。 【プラン/オプションの単価表】
    ■ 4月以降に新規にAIDCを利用される場合 ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■
    ① 新規にAIDCをご利用する場合は、5月以降の開始でお願いいたします。ただし、事務処理などに時間が掛かりますので早めに手続きを始めていただければと思います。
    ② AIDCの「装置ID」をお持ちでない方は、下記webページの利用申請フローに従い、装置IDを取得願います。 【拠点利用方法】
    ③ 共用施設としての手続きが必要です。下記webページに従って約款の契約からお願いいたします(STEP1～5を進めてください)。 【共用施設のご利用方法】
    ④ 5月開始の場合は、4/10までに利用するプランとオプションをAIDCにお知らせください。
    AIDC-webサイトの「お問い合わせ」からご連絡ください。
    ※ 上記②～④は手続きの時間が掛かりますので、②と③をできるだけ早めに手続き開始してください。

    ■ すでにAIDCをご利用いただいている場合 ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■ ■
    2023/3/15付のメールで、利用方法について送らせていただきました。手続き等、よろしくお願いいたします。

    4月から運用方法を変更させていただくため、ご面倒をお掛けいたしますが、ご理解ご協力をお願いいたします。
    以上、よろしくお願いいたします。
    手続きについてご質問などがございましたら、AIDC-webサイトの「お問い合わせ」でご質問ください。
評価プラットフォーム RTLガイドライン
1 ChipSimulation
EDAツール 高位・論理・物理計算
アナログ・レイアウト設計
エミュレータ 大規模論理検証
VIPライブラリ
産総研 国立研究開発法人
産業技術総合研究所
エレクトロニクス・製造領域
東京大学d.lab 東京大学 大学院工学系研究科附属
システムデザイン研究センター
基盤設計研究部門
ブースとサテライト 東京地区・福岡地区
FPGAにPC接続しシステムソフト実行
設計端末with高速構内回線
ご来訪 文京区本郷7-3-1 工３号館107
東京大学COVID-19訪問規則
自動車での入稿方法

AIチップ設計拠点とは

拠点へのお問合せ

国立研究開発法人 産業技術総合研究所【理事長 石村 和彦】（以下「産総研」という）エレクトロニクス・製造領域【領域長 安田 哲二】と国立大学法人 東京大学（以下「東京大学」という）【総長 藤井 輝夫】大学院工学系研究科附属システム デザイン研究センター基盤設計研究部門は協力してわが国の革新的なAIチップ開発を加速するための「AIチップ設計拠点 AI Chip Design Center (AIDC)」を、東京大学 本郷地区キャンパスに構築しました。

本拠点(拠点長 内山 邦男)は、採択された経済産業省「産業技術実用化開発事業費補助金（AIチップ開発加速のための検証環境整備事業）」、および国立研究開発法人 新エネルギー・産業技術総合開発機構(NEDO)「AI チップ開発加速のためのイノベーション推進事業」を活用し、AIチップ開発を目指す中小・ベンチャー企業などに、EDAツール群やエミュレータ(*1)などからなるAIチップ設計環境や、設計フローやリファレンスデザインなどの共通基盤、拠点に蓄積される設計資産やノウハウ、AIチップ設計人材育成環境を提供することで、わが国の中小・ベンチャー企業などが行うAIチップ開発の加速を目指すとともに、産官学協調によるAIチップ開発の加速を目指します。

本拠点は、NEDO委託事業(*2)により整備されており、拠点利用者のフィードバックをもとに、より使いやすいAIチップ設計拠点とするべく、2019年10月7日から試験運用を開始しております。

拠点利用者は、利用登録を行うことにより拠点内にある設計ブースや、外部からのリモート接続によって、本拠点で導入したEDAツールやエミュレータおよび40nm/28nmプロセスで利用可能な標準IPコアからなる、上流設計から物理設計を包含する設計環境を利用することができます。 また、本委託事業で開発しているAIチップ開発のための共通基盤技術やAIチップ設計技術者育成のための教育カリキュラムの提供も行っています。

*1 エミュレータ(ハードウェアエミュレータ)は、経産省事業「産業技術実用化開発事業費補助金(AIチップ開発加速のための検証環境整備事業)」により導入

*2「AIチップ開発加速のためのイノベーション推進事業／【研究開発項目②】AIチップ開発を加速する共通基盤技術の開発」

ページ移動