AIDCに戻る

設計ツール

整備中の設計システムを活用し、
AIチップ開発の共通基盤技術を開発

拠点活動へご協力企業を募集中
お問合わせフォーム

導入したEDAツールやハードウェアエミュレータ等の設計設備を活用して、
AIチップを開発する高位設計からチップ設計までの共通基盤技術を開発しています。
拠点開発に協力していただける中小・ベンチャー企業の方々を募集しています。

EDAツール

High-level Design
Logic Design
Physical Design
Mix Signal Design
TCAD

高位設計、論理設計、物理設計、アナログ設計からボード設計の各ツール整備を進めています。
拠点利用者の設計資産ができるだけ活かせるようにツールのバージョンを管理しています。
FabのPDKが扱える、AIチップ設計ツールチェーンの構築を進めています。
評価プラットフォームに関する推奨ツールチェーンについてはLoginして参照ください。

高位設計

高位設計
高位合成
高位検証
電力解析
Axi Library

論理設計

論理合成
結果可視化
基本関数
論理検証
等価検証
静的解析
検証品質

物理設計

テスト設計
配置配線
寄生容量抽出
タイミング検証
電力解析
DRCLVS
Yield

アナログ設計

回路図入力
レイアウト入力
回路シミュレーション
寄生容量抽出
電力解析
DRCLVS

Emulator

ASIC based Emulator
Emulation Capacity 2,304MGate
72 Boards・576 Domains
UMC(User Memory Card) 4,608GByte
DDC(Data Capture Card) 4,608GByte
論理検証・システム検証・性能消費電力
VIP

1チップ大規模データをEDAシミュレーションより高速にエミュレーションできます。
PCIe等のエミュレータ専用IPモデルを準備しております。
シミュレータとエミュレータの協調設計検証が出来る専用サーバを準備しています。
設計検証効率を向上させるエミュレータ活用方法を構築中です。

IPcore

Licensed IPcore
MCU for RToS
USB・MIPI・I2C・UART・SPI
CPU for Linux
LPDDR・PCIeG3・Std・SRAM・PLL・DFT

汎用製品に搭載された実績のあるIPcoreです。
評価プラットフォームに搭載し、その仕様を評価していきます。
DFTやSRAMのBist機能を有するIPcoreも評価していきます。
評価プラットフォームに関しては拠点にお問合せください。

MCUforRTOS

SingleCoreCPU
DSP・FPU
USB・MIPI・I2C・UART・SPI
ADC/DAC・StdCell・SRAM

CPUforLinux

Dual Core
DMAC・DBG・InterConnect
SDMI・I2C・UART・SPI・GPIO
LPDDR4・PCIeG2・USB・MIPI
ADC/DAC・StdCell・SRAM・ROM
PDK・PLL

HighEnd

Dual Core
DMAC・DBG・InterConnect
SDMI・I2C・UART・SPI・GPIO
LPDDR4・PCIeG3
StdCell・SRAM
PDK・PLL

Platform

AIアクセラレータを機能性能評価
LPDDR4とPCIeG3は接続済み
LPDDR4モデルは
RTL・3200bps・2400bps
PCIeモデルは
EndPoint・RootComplex
1Chip動作をSimulation
JTAG経由Firmwareデバック

AIアクセラレータとLPDDRやPCIeG3を接続し、機能性能を評価する設計環境です。
LPDDR4とPCIeG3は設定し、InterConnectに接続済みです。
CPUprogramとStimulusを記述し、シミュレーション実行します。
AIアクセラレータRTLをRTLガイドラインに準拠させ、InterConnectに接続します。
Ai-Oneでは、RTLがLSI化できるか検証しました(option)。

1chipSimulation

AI read/write DRAM
AI read/write CMEM
performance check
CPU read/write AI-Reg
PCIe read/write AI-Reg
Int and recovery
Check frequency
Reset and start
Start from QSPI

RTLguideline

InterConnect接続仕様と検証
ResetとClock設計と仕様
RTL形式検証とsgdc・swl設定
RTL形式検証の評価
論理合成と合成条件
論理合成の評価
実装設計からのFeedback(option)

Ai-OneProgram

Platform開発にご協力いただく企業を募集
協力企業は以下の項目を日程に従い実施
AiIPを提供しPlatformに組込
RTLガイドラインに準拠
1chipSimulationを実施
実装結果のFeedbackに対処
評価チップの検証

EWS

LSI設計ワークロードに特化した
コンピューティングインスタンス
ベアメタルインスタンスを提供

LSI設計ニーズに対応した物理コンテナ
Storage:2000TB
EDA実行サーバCPU:2000cpuThreads
EDA実行サーバMemory:6TB・3TB・1.5TB・0.76TB
テレワーク対応アクセスCloud

1. Cloudアクセス

4K Multi DisplayをExtendedで利用
設計用Desktopは4288x1692pxの大画面
Layout設計可能な低遅延
利用社Projectに専用Loginインスタンスを提供
利用者PCから圧縮暗号化し接続で、LoginインスタンスのDesktopが表示されます。
回線切断が発生しても再接続することでDesktop画面が再表示されJobは中断しません。
利用者PC(Windows, MacOS, Linux)をご準備ください。
Fab提供のPDKやIPの持込にも対応したベアメタルサーバが準備できます(option)。

2. 専用Loginサーバとストレージ

専用Login

メモリ容量0.5~1.5TB・Linux
32~40Core・2.6GHz
専用利用のLinuxを導入
占有使用する設定
再接続で作業を継続

Storage

Virtual Management Storage
1000TB x 2
snapshot
初期Volumeは1TB (増強可能)

Directory

1社単独参加構造
複数企業間連携
EDAマニュアル
EDAsourceファイル

3. 実行サーバ・IP持込・Platform

EDA実行

メモリ容量2.3TB・Linux
32core・Nothread・3.2GHz
大規模メモリー使用EDA実行
LSFでJobを投入

Emulator

メモリ容量6.0TB・Linux
32core・Nothread・3.2GHz
大規模メモリー使用Emulation実行
LSFでJobを投入

IPcore利用

メモリ容量1.5TB・Linux
2core・64Threads
社外IPやPDKは専用Volume格納
利用社専用の実行サーバ

PlatformA

メモリ容量128GB・Linux
1core・12threads
1core・16threads
非Numa Server

PlatformB

メモリ容量768GB・Linux
1core・16threads
非Numa Server

PlatformC

メモリ容量3TB・Linux
4core・144Threads
BareMetal Numa Server

Fab連携

国内外Fab連携

国内外Fabとの連携を進めています(現在は国外Fab1社と連携)。
連携が整えば国内外FabのPDKが利用可能になります。
汎用IF物理IPcore等の提供はございません。
詳細情報の問い合わせはNDAを締結後にお願いします。
複数FabのPDKを使用した同時設計は、事前にFabへの確認・承認をお願い致します。

国外FabとIPcore連携

現在は国外Fab1社のPDKを利用できます。
汎用IF物理IPcoreは特定プロセス専用となります。
詳細情報の問い合わせはNDAを締結後にお願いしています。
利用の際は、CAA*1, EULA*2等の契約が必要です。
拠点の用意したPDKを使用した場合、国外Fabの特定プロセス専用設計となります。
複数FabのPDKを使用した同時設計は不可です。
*1 Core Access Agreement
*2 End User License Agreement

リファレンスデザイン

AIチップの開発においては、AIコアIPを慎重に設計・検証することはもちろんのこと、目的に合ったメモリIPやバスインターフェイスIP等といった周辺IPを適切に選択し、AIコアIPに組み合わせることでAIチップ全体を完成させていいきます。
このような設計・開発は豊富な技術的知見や経験を必要とします。また、設計ツールやIPを用いた設計フローを組み合わせて実際のチップを設計する場合、様々な利用方法に関するノウハウが必要です。
AIチップ設計拠点では、革新的なAIソフトウェア技術を持った中小・ベンチャー企業の研究開発を支援するために、リファレンスデザインを研究開発し、チップ開発のノウハウを持たない方々のチップ作製を支援します。

TCAD

Impulse TCADは半導体デバイスの特性を把握するためのデバイスシミュレータです。
産総研が独自開発しているので、本拠点に相談いただければ様々な物理モデルやパラメータに対応させることができます。
Impulse TCADの特徴: 自動微分の採用により、新規物理モデルの組込が容易 分散並列処理により、大規模解析が可能 センサーなど独自デバイスに対応可能
研究開発内容: ユーザーインターフェースの開発 CMOSイメージセンサーなど半導体デバイスのデバイスシミュレーション

AIチップ設計拠点 Confidential Document