AIDCに戻る

  • a2024/04/26【Webフォーラム開催】AIチップ設計拠点フォーラム（第５８回）

    1. 日時：4月26日(金) 13:30 - 16:40
    2. 開催方法：Webフォーラム (3月23日までの参加申し込みが必要となります)

    AIチップ設計拠点では、AIチップやLSI設計に関わる研究者、技術者の交流を深め、技術情報を共有する場としてフォーラムを月1回のペースで開催しております。 本フォーラムは、発表者から公開情報をベースに話題提供していただき、それを題材に参加者が自由にオープンな議論をする場と考えております。

    このたび、4月26日（金）に、第58回のフォーラムを下記のとおり開催いたします。（※ 開催案内のPDFはこちら）

    参加ご希望の方は、4月23日（火）までにこちらからお申し込みください。

    登録がうまくいかない場合は、AIチップ設計拠点事務局までメールにてご連絡ください。

    AIチップ設計拠点事務局

    aidc-sec-ml(at)aist.go.jp ※(at)は@に置き換えて下さい

    ～～～～～～～～～～～～～～～～～～～～～～～～～～～～

     

    １．日時:  4月26日（金）13:30－16:00

    ２．開催方法:  Webフォーラム（参加登録者には、4月24～26日午前中にWebフォーラム参加のためのリンクアドレスを通知いたします）

    ３．アジェンダ

    13:30-13:35　 AIチップ設計拠点フォーラムについて（産総研／内山邦男）

    13:35-14:20　 Achieving the most energy-efficient compute fabric for ML and HPC using of thousands of RISC-V cores（Esperanto Technologies Inc.／David R. Ditzel氏 ）

    14:20-15:05　 アナログレイアウト自動化ツールACC(Analog Chip Compiler)のご紹介(株式会社ジーダット／桑田俊一氏）

    15:05-15:15　 休憩

    15:15-16:00　 モビリティ業界におけるAI開発のための計算力需要と最新GPU活用サービスの紹介(株式会社ネクスティエレクトロニクス／猪貝光祥氏）

    （※ 開催案内のPDFはこちら）

  • a2024/04/25202404論理エミュレータセミナー

    1.日時：4月25日（木）13:00-15:30
    2.開催方法：現地講習会形式 (東大 武田先端知ビル1F)

     

    論理エミュレータ（ケイデンス社 Palladium Z1）の利用法に関するセミナーを開催いたします。
    本セミナーでは、論理検証の実行時間に課題をお持ちの方やエミュレータの導入をご検討されている皆様に、
    ・エミュレータとは何か
    ・エミュレータの活用事例
    についてご紹介いたします。
    参加ご希望の方は、4月24日(水) 17:00までにこちらからお申し込みください。
    皆様のお申込みをお待ちいたしております。
    登録がうまくいかない場合は、AIチップ設計拠点事務局までメールにてご連絡ください。
    AIチップ設計拠点事務局
    aidc-sec-ml(at)aist.go.jp
    ※(at)は@に置き換えて下さい
    ～～～～～
    １．日時

    2024年4月25日（木）13:00 - 15:30
    [申し込み締め切り：2024年4月24日（水）17:00]

    ２．対象者

    ・既にAIチップ設計拠点でエミュレータをご利用の方
    ・これからエミュレータ利用をご計画の方

    ３．開催方法

    現地講習会形式、リモート受講可能
    場所：東京大学　武田先端知ビル 1F 演習室　（東京メトロ千代田線根津駅下車　徒歩5分）
    リモート受講：申し込みいただいた際にＵＲＬをお知らせします。

    ４．講師

    日本ケイデンス・デザイン・システムズ社

    東京大学システムデザイン研究センター　特任研究員　荒川文男様

    ５．内容

    ■Palladiumの概要応用例
    ■エミュレータを用いた機能検証概要
    ・AXI IFを持つIPの検証
    ・外部インターフェースとの接続(PCIe)
    ・仮想x86ホストの接続
    ・Virtual Debugによるデバッガとの接続(JTAG)
    ■エミュレータの適用成功事例

    ６．申し込み方法

    こちらから必要事項を入力の上、お申し込みください。

    ～～～～～
    不明な点等がありましたら、AIチップ設計拠点事務局までメールにてご連絡ください。
    AIチップ設計拠点事務局
    aidc-sec-ml(at)aist.go.jp
    ※(at)は@に置き換えて下さい
評価プラットフォーム RTLガイドライン
1 ChipSimulation
EDAツール 高位・論理・物理計算
アナログ・レイアウト設計
エミュレータ 大規模論理検証
VIPライブラリ
産総研 国立研究開発法人
産業技術総合研究所
エレクトロニクス・製造領域
東京大学d.lab 東京大学 大学院工学系研究科附属
システムデザイン研究センター
基盤設計研究部門
ブースとサテライト 東京地区・福岡地区
FPGAにPC接続しシステムソフト実行
設計端末with高速構内回線
ご来訪 文京区本郷7-3-1 工３号館107
東京大学COVID-19訪問規則
自動車での入稿方法

AIチップ設計拠点とは

拠点へのお問合せ

　国立研究開発法人 産業技術総合研究所【理事長 石村 和彦】（以下「産総研」という）エレクトロニクス・製造領域【領域長 安田 哲二】と国立大学法人 東京大学（以下「東京大学」という）【総長 藤井 輝夫】大学院工学系研究科附属システム デザイン研究センター基盤設計研究部門は協力してわが国の革新的なAIチップ開発を加速するための「AIチップ設計拠点 AI Chip Design Center (AIDC)」を、東京大学 本郷地区キャンパスに構築しました。

　本拠点の半導体設計環境は、NEDO委託事業(*1)により整備され2019年10月7日から試験運用を開始し、2023年04月01日より産総研TIAの共用施設(*2)として本格稼働し、国内半導体の自社研究開発向けに半導体設計設備を提供しています。

　拠点利用者は、利用登録を行うことにより、外部からのリモート接続や、設計ブース(本拠点内)の利用によって、半導体設計環境を利用することができます。 また、本委託事業で開発したAIチップ開発のための共通基盤技術やAIチップ設計技術者育成のための教育カリキュラムの提供も行っています。

*1 「AIチップ開発加速のためのイノベーション推進事業／【研究開発項目②】AIチップ開発を加速する共通基盤技術の開発」

*2　産総研TIA共用施設

ページ移動