Home 設計ツール

設計ツール

AIチップ設計拠点 設計ツール

導入したEDAツールやハードウェアエミュレータ等の設計設備を活用して、AIチップを開発する上流設計から物理設計までの共通基盤技術を開発しています。
拠点の開発に協力していただける中小・ベンチャー企業などの方々を募集しています。
ご興味がある方は、お問い合わせフォーム

EDA設計ツール

FPGA設計検証、高位合成、論理合成、チップ設計、アナログ設計、物理検証からボード設計の各ツール整備を進めています。拠点利用者の設計資産ができるだけ活かせるようにツールのVersionを管理しています。
FabのPDKが扱える、チップ設計・物理検証ツールを用いたAIチップ設計ツールチェーンの構築を進めています。
Ai-Oneに関する推奨ツールチェーンについては「EDA実行」を参照ください。

大規模IPの検証

600MGateの大規模FPGAシステムと2300MGateのEmulatorの整備を進めています。
FPGAとEmulatorは、コンパイラオプションを変えるだけで利用できます。
検証標準IPも整備を進めています。

高位記述設計

拠点のリファレンスデザインプロジェクトがAI IPコアを高位記述で設計し、FPGAで動作確認するフローを検証しています。
FPGAとEmulator向けに高位記述設計で設計検証しました。
現在、高位記述をSoCチップにポーティングしています。

試作チップの設計

FPGAで事前検証できるシリコン実証済み標準IPコアとSoCPlatform(PF)の整備を進めています。
Catapultで生成したVerilogファイルをCadence FPGAにMappingし、動作確認しております。
この設計をAI SoCPFに導入すべく、形式検証、論理合成、等価検証を開始しています。

アナログIPの設計

Custom LayoutとSpice simulatorの整備を進めています。
実装設計ツールとPDKを利用すれば容易にSoCに組み込めるIP設計が可能です。

センサデバイス設計

半導体デバイスの特性を把握できるImpulse TCADの整備を進めています。
対象デバイスに合わせたカスタマイズ等対応可能です。

EDA

<ツールの名称などは左メニューの「EDA」を参照ください>

高位設計:High-level Design

AI演算エンジンの設計に適した高位記述言語で、設計、高位合成、高位検証が行えます。

高位記述で設計したエンジンは、FPGAもしくはLSIをターゲットとして、高位合成と検証を行うことになります。

しかし、FPGAとLSIは似て非なるものです。同じPCIやUSBのIPでも全く異なります。各々に最適化したアーキテクチャと高位合成を御理解の上ご使用ください。

論理設計:Logic Design

LSIをターゲットとした論理設計、Lint検証、論理合成、等価性検証、テスト回路挿入が行えます。

Moduleを設計する毎に、Meta Stateチェック、Clock回路、Reset回路、DFT可否性のLint検証および論理合成と等価性検証を実施してください。

FPGAとLSIではクロックスピードが大きく異なります。FPGA向けに設計したRTLをLSI向けに利用する際は、特に念入りにこのLint検証をお願いします。

アナログ設計:Mix Signal Design

Custom 回路とレイアウト設計、Spice検証、レイアウト検証が行えます。

新規デバイスや回路設計が行えます。FabのPDKを拠点に持込むことは可能です。Fabとの交渉は利用者側でお願いします。

チップ設計:Physical Design

LSIをターゲットとしたテスト回路挿入、実装設計、物理検証、PostSimulationが行えます。

ChipのターゲットとなるFabのPDKやIPを拠点に持込むことは可能です。Fabとの交渉は利用者側でお願いします。

ボード設計:Board Design

LSIを実装するボードの設計と検証が行えます。

ボード設計に必要なIbisモデルを拠点に持込むことは可能です。Ibisモデル入手は利用者側でお願いします。

Emulator

Emulator

高速大規模シミューレーションが可能です。
ターゲットがFPGAであれば600MGate、Emulatorであれば2,300MGateまで可能です。
汎用IFの仕様は、FPGAとEmulatorで互換性があります。

エミュレータ:Emulator

1チップ大規模データをEDAシミュレーションより高速にエミュレーションできます。

PCIe等のエミュレータ専用IPモデルを準備しております。

シミュレータとエミュレータの協調設計検証が出来る専用サーバを準備しています。設計検証効率を向上させるエミュレータ活用方法を構築中です。


エミュレータ仕様:Emulator Spec

ASIC based Emulator、High Capacity and Optimized Verilog IF

72 Boards、576 Domains

最大ゲート規模:2,304MGate

最大ユーザメモリ規模:4,608GByte

エミュレータ用FPGA:Emulator FPGA

コンパイルのターゲットをFPGAにするだけです。Emulatorより高速に検証できます。

FPGAを3台カスケード接続でき、大容量の検証ができます。

PCIe等のFPGA専用IPモデルを準備しております。

最大ゲート規模:600MGate

IPcore

拠点導入の標準IPコアを利用することで、独自IPコアをFPGAに搭載し、SoCPFと同じ環境で事前に検証できます。

Emulator

MCU:for RToS

Low Power Design で電池駆動が出来るRToSシステムを構築できます。

USB2 OTB, MIPIがインターフェイスです。

Single Core MCU, DSP, FPU

USB, MIPI, I2C, UART, SPI

ADC/DAC, StdCell, SRAM, ROM

MCU評価ボード:for RToS

拠点が保有するIPを実際のChipに実装し、それを評価ボードに搭載しています。アプリケーションやFirmwareの開発に利用できます。

CPU:for Linux

Dual CPUでLinuxシステムを構築できます。

PCIG, LPDDR, MIPIインターフェイスです。

Dual Core CPU, DMAC, DBG

USB, MIPI, PCIe, LPDDR, I2C, UART, SPI

ADC/DAC, StdCell, SRAM, ROM

拠点作成のSoCPlatform  :(検証評価中)

CPU評価ボード:Linux Board

拠点が保有するIPを実際のChipに実装し、それを評価ボードに搭載しています。

アプリケーションやFirmwareの開発に利用できます。

CPU評価ボード+FPGA:Linux Board+FPGA

評価ボードにFPGAシステムをAXIで接続できます。

AXIで接続するAiIPコアの評価をFPGAで事前検討できます。

EWS

EWS

利用者のPCからXプロトコル圧縮技術でLogin Serverにリモートアクセスを実現しています。
利用形態に合わせた3種類のEDA実行サーバを準備し、特定FABのPDKやIPcoreを持込む事が可能です(持ち込みに当たっては、FAQの「IPcoreの利用」を参照ください)。ストレージは利用者専用のVolumeを提供しています。

Login Linux Server

利用者のPC(Windows, MacOS, Linux)からLogin Linux Serverへアクセスします。

Network切断後もサーバ上のアプリケーションは維持され、再接続で作業を継続できます。

全てのアプリケーショントラフィックをSSHで暗号化し、セキュアなアクセスができます。

半導体業界標準のLSF(負荷分散機構)で管理されたJobをServerへ投入します。

EDA Linux Server

大規模EDAやEmulator等共用ハードウエアを利用できます。

4sockets 6TB大容量メモリです。

IPcore Linux Server

利用者が導入された社外IPやPDKを持込み専用のサーバです。

Virtual Machine上にRedhat Linuxが専用設定されます。

社外IPやPDKを専用Volumeに格納します。

社外IPやPDKの持込は、利用者自身で契約してください。

Specific use Linux Server

特定用途向けのアプリケーション実行サーバです。

非Numa, Numaアーキテクチャを選択できます。

専用ハードのBare Metal Server形式です。

Storage

Virtual Management Storageで利用者毎に分離しています。

専用VMSから専用Volumeが提供されます。

EDAマニュアル

高位設計、論理設計、物理設計、ミックスドシグナル、プロトタイプ、PCBの各ツールについて、UserGuide, Application note, Methodology, Usingマニュアルを拠点システム内(共用Volume)で閲覧できます。

 

設計フロー例

高位設計から、高位合成、形式検証、論理合成を経て、論理検証までの実証済み設計フローを拠点システム内(共用Volume)で閲覧できます。DFT設計MemoryBist、物理設計検証の設計フローは現在実証中です。

 

LSF

Login serverからLinux ServerにEDAツール実行コマンドをIBM社製 Load Sharing Facility(LSF, 負荷分散機構)で管理して投入します。拠点利用者にQueを配布しますので、LSFでJob投入時に指定してください。下記の3つの基本コマンドで操作可能です。

LSF基本コマンド

投入
bsub -q [Que] “EDA起動コマンド”
実行状況
bjobs
中止

bkill [jobID]
jobIDはbjobsで表示されます。

詳しくはEDAのページを参照ください。

Fab

国内外Fab連携

国内外Fabとの連携を進めています(現在は国外Fab1社と連携)。

連携が整えば国内外FabのPDKが利用可能になります。

汎用IF物理IPcore等の提供はございません。

詳細情報の問い合わせはNDAを締結後にお願いします。

複数Fabへの同時設計は、Fabへご確認ねがいます。

国外FabとIPcore連携

現在は国外Fab1社のPDKを利用できます。

汎用IF物理IPcoreは特定プロセス専用となります。

詳細情報の問い合わせはNDAを締結後にお願いしています。利用の際は、CAA*1, EULA*2等の契約が必要です。

拠点の用意したPDKを使用した場合、国外Fabの特定プロセス専用設計となります。複数Fabへの同時設計は不可です。

*1 Core Access Agreement

*2 End User License Agreement

リファレンスデザイン

リファレンスデザインを研究開発し、チップ開発のノウハウを持たない方々のチップ作製を支援します。リファレンスデザインのインターフェイス構造を利用にすることによって、ご自身の設計をいち早く試作チップに搭載できるようになると期待されます。詳細は、左メニューの「リファレンスデザイン」を参照ください。

TCAD

Impulse TCADは半導体デバイスの特性を把握するためのデバイスシミュレータです。
産総研が独自開発しているので、本拠点に相談いただければ様々な物理モデルやパラメータに対応させることができます。

Impulse TCADの特徴
自動微分の採用により、新規物理モデルの組込が容易
分散並列処理により、大規模解析が可能
センサーなど独自デバイスに対応可能
研究開発内容
ユーザーインターフェースの開発
CMOSイメージセンサーなど半導体デバイスのデバイスシミュレーション